

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

in re Application of

Wen-Jian LIN

U.S. Patent Application No. 10/810,660

Group Art Unit: -----

Filed: March 29, 2004

Examiner: -----

For:

A STRUCTURE OF A MICRO ELECTRO MECHANICAL SYSTEM AND THE

MANUFACTURING METHOD THEREOF

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

At the time the above application was filed, priority was claimed based on the following application(s):

Taiwan, Republic of China Application No. 92127100, filed September 30, 2003.

A copy of the priority application is enclosed.


Respectfully submitted,

LOWE HAUPTMAN GILMAN & BERNER, LLP

Benjamin I. Hauptman Registration No. 29,310

1700 Diagonal Road, Suite 300 Alexandria, Virginia 22314 (703) 684-1111 (703) 518-5499 Facsimile Date: June 18, 2004

BJH/ayh



एट एट एट एट



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛

其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 09 月 30 日

Application Date

申 請 / 案 號: 092127100

Application No.

인도 인도

申 請 人: 元太科技工業股份有限公司

Applicant(s)

局

長

Director General



發文日期: 西元 <u>2004</u>年 <u>4</u>月 <u>5</u>日

Issue Date

發文字號:

09320308780-

Serial No.

गर जार क्रिय जार जारे जार जार जार जार जार जार

發明專利說明書

(本說明書格式、順序及粗體字,請勿任意更動,※記號部分請勿填寫)

※申請案號:

※申請日期:

※IPC 分類:

壹、發明名稱:(中文/英文)

微機電結構及其製造方法

A STRUCTURE OF A MICRO ELECTRO MECHANICAL SYSTEM AND MANUFACTURING THE SAME

貳、申請人:(共1人)

姓名或名稱:(中文/英文)

元太科技工業股份有限公司

PRIME VIEW INTERNATIONAL CO., LTD.

代表人:(中文/英文)何壽川 HO, Show-Chung

住居所或營業所地址:(中文/英文)

新竹科學工業園區力行一路 3 號

No. 3, Li Shin 1st Rd., Science-Based Industrial Park, Hsinchu, Taiwan, R.O.C.

國 籍:(中文/英文)中華民國 R.O.C.

參、發明人:(共1人)

姓 名:(中文/英文)

林文堅 LIN, Wen-Jian

住居所地址:(中文/英文)

新竹市竹村三路34號2樓

2F, No. 34, Chu Tsun 3th Rd., Hsinchu City

國籍:(中文/英文)

中華民國 R.O.C.

昪	★ ・
	□ 本案係符合專利法第二十條第一項 □ 第一款但書或 □ 第二款但書規定之期
	間,其日期為: 年 月 日。
	◎本案申請前已向下列國家(地區)申請專利 □ 主張國際優先權:
	【格式請依:受理國家(地區);申請日;申請案號數 順序註記】
	1.
	2.
	3.
	4.
	5.
	□ 主張國內優先權(專利法第二十五條之一):
	【格式請依:申請日;申請案號數 順序註記】
	1.
	2.
	主張專利法第二十六條微生物:
	□ 國內微生物 【格式請依:寄存機構;日期;號碼 順序註記】
	□ 國外微生物 【格式請依:寄存國名;機構;日期;號碼 順序註記】

□ 熟習該項技術者易於獲得,不須寄存。

伍、中文發明摘要

一種微機電結構及其製造方法,適用於光干涉式顯示單元結構之上。此一光干涉式顯示單元結構包括第一電極、第二電極及支撐物,其中,第二電極包括一包覆材質層的導體層,並與該第一電極約成平行排列,且支撐物位於第一電極與第二電極間並形成一腔室。在光干涉式與於第一電極與第二電極間之一機整層以形成腔室時,材質層不受蝕夠劑的侵蝕。材質層並可保護導體層不受蝕刻劑的侵蝕。材質層並可保護導體層不受空氣中氧氣及水氣的侵蝕。

陸、英文發明摘要

A structure of a micro electro mechanical system and a manufacturing method are provided, the structure and manufacturing method is adapted for an interference display cell. The structure of the interference display cell includes a first electrode, a second electrode and posts. The second electrode comprises a conductive layer covered by a material layer and is arranged about parallel with the first electrode. The support is located between the first plate and the second plate and a cavity is formed. In the release etch process of manufacturing the structure, the material layer protects the conductive layer from the damage by an etching reagent. The material layer also protects the conductive layer from the damage from the oxygen and moisture in the air.

柒、(一)、本案指定代表圖為:第<u>5D</u>圖(二)、本代表圖之元件代表符號簡單說明:

500: 光干涉式顯示單元

502: 第一電極

504: 導體層

505: 第二電極

512: 支撐物

514、518: 材質層

516: 腔室

捌、本案若有化學式時,請揭示最能顯示發明特徵的化學式:

玖、發明說明

【發明所屬之技術領域】

本發明是有關於一種光干涉式顯示單元結構及其製造方法,且特別是有關於一種適用於光干涉式顯示單元可動電極之結構及其製造方法。

【先前技術】

在微機電結構系統(Micro Electro Mechanical System, MEMS)中,為了能製造懸浮微結構,如懸臂樑(cantilever)、橫樑(beam)、薄板(membrane)、微流道(channel)、孔穴(cavity)、微接頭(joint or hinge)、連桿(link)、曲柄(crank)、齒輪(gear)、齒條(rack) 等等,犧牲層技術的發展成為一個重要的關鍵,其中,移除犧牲層的製程係採用一結構釋放蝕刻製程,因此,微機電結構系統中的結構釋放結構對於移除犧牲層的製程有關鍵性的影響。

現以一干涉式平面顯示結構為例,先來介紹習知之結構釋放蝕刻製程。光干涉式顯示單元係為一微機電系統,而光干涉式顯示單元的作用,係在能製造出一平面顯示器。平面顯示器由於具有體積小、重量輕的特性,在可攜式顯示設備,以及小空間應用的顯示器市場中極具優勢。現今的平面顯示器除液晶顯示器(Liquid Crystal Display, LCD)、有機電激發光二極體(Organic

Electro-Luminescent Display, OLED) 和電漿顯示器 (Plasma Display Panel, PDP) 等等之外,光干涉式的 平面顯示模式則提供使用者另一種選擇。

請參見美國 USP5835255 號專利,該專利揭露了一可見光的顯示單元陣列 (Array of Modulat 氧化铟 (Indium Oxide, IO) n),可用來作為平面顯示器之用。請參見第 1 圖,第 1 圖係繪示習知顯示單元的剖面示意圖。每一個光干涉式顯示單元 100 包括兩道牆 (Wall) 102 及 104,兩道牆 102、104 間係由支撐物 106 所支撐而形成一腔室 (Cavity)108。兩道牆 102、104 間的距離,也就是腔室 108的長度為 D。牆 102、104 其中之一係為一具有光吸收率可吸收部分可見光的部分穿透部分反射層,另一則係為一以電壓驅動可以產生型變的反射層。當入射光穿過牆 102或 104 而進入腔室 108 中時,入射光所有的可見光頻譜的波長 (Wave Length,以入表示)中,僅有符合公式 1.1的波長 (入1)可以產生建設性干涉而輸出。其中 N 為自然數。換句話說,

 $2D = N \lambda \qquad (1.1)$

當腔室 108 長度 D 滿足入射光半個波長的整數倍時,則可產生建設性干涉而輸出陡峭的光波。此時,觀察者的眼睛順著入射光入射的方向觀察,可以看到波長為 λ_1 的反射光,因此,對光干涉顯示單元 100 而言係處於"開"

的狀態。

第 2 圖係繪示習知顯示單元加上電壓後的剖面示意圖。請參照第 2 圖,在電壓的驅動下,牆 104 因為靜電吸引力而產生型變,向牆 102 的方向塌下。此時,兩道牆極 102、104 間的距離,也就是腔室 108 的長度並不為霉,而是為 d,d 可以等於零。此時,公式 1.1 中的 D 將以 d 置換,入射光所有的可見光頻譜的波長入中,僅有符合由式 1.1 的可見光波長 (入2)可以產生建設性干涉,經由 104 的反射穿透牆 102 而輸出。牆 102 對波長為入2 的光具有較高的光吸收,此時,入射光所有的可見光頻譜均被濾除,對順著入射光入射牆 102 的方向觀察的觀察者而言,將不會看到任何可見光頻譜內的反射光,因此,對光干涉顯示單元 100 而言係處於 關 " 的狀態。

第 3A 圖至第 3B 圖係繪示習知顯示單元的製造方法。請參照第 3A 圖,在一透明基材 109 上先依序形成第一電極 110 及犧牲層 111 中形成 開口 112 以適用於形成支撑物於其內。接著,在開口 112 內形成支撐物 106。然後,形成電極 114 於犧牲層 111 及支撑物 106 之上。最後,請參照第 3B 圖,以結構釋放蝕刻(Release Etch Process)移除第 3A 圖所示之犧牲層 111 而形成腔室 116 (犧牲層 111 的位置),腔室 116 的長度 D 即為犧牲層 111 的厚度。

在微機電製程中,係以犧牲層的觀念來製作微懸浮結構。製作懸浮可動的微結構,是利用元件結構層與犧牲層

材料之間的選擇性蝕刻(selective etching),將犧牲層去除而留下結構層,此過程則稱之為結構釋放蝕刻。不同於IC製程之處,選擇性蝕刻方式必須為等向性蝕刻(isotropic etching),如此才可在結構層處造成底切或側蝕(undercut or underetching)現象,順利地使結構層與基底(substrate)分離。

不論採用濕式結構釋放製程或是乾式結構釋放製程,在犧牲層和微懸浮結構材質的選擇上必須受到限制,也就是兩者所使用的材質在所面對的蝕刻製程中,必須要有高蝕刻選擇比,否則無法達成移除犧牲層而且不損傷到微懸浮結構的目的。因此,犧牲層和微懸浮結構採用相同的材質在目前的製程中是不可行的。

在光干涉式顯示單元的製程中,有一些材質非常適合用來形成犧牲層,也非常適合用來形成可動電極,例如鉬金屬。但在習知的光干涉式顯示單元的結構和製程中無法同時採用鉬金屬作為形成犧牲層和可動電極的材料,這使得在材料的選擇上受到了極大的限制。

再者,上述之可動電極一般係為一薄膜層(Membrane),其材質一般為金屬材料。此可動電極之厚度非常薄,極易因為和空氣或水氣接觸後發生氧化作用而劣化金屬薄膜的品質,而影響到光干涉式顯示單元。因此,如何提供一種新的光干涉式顯示單元結構及其製造方法可以使製程材料的選擇性更為寬廣及提供可動電極保護而使之不受空氣或水氣之氧化劣質反應的影響成為一個相當重

要的課題。

【發明內容】

有鑑於此,本發明的目的就是在提供一種微機電結構,可適用於光干涉式顯示單元結構之上,犧牲層及懸浮可動微結構不需侷限於選擇具有高蝕刻比的材料。

本發明的另一目的是在提供一種微機電結構,可適用於光干涉式顯示單元結構之上,係在犧牲層及懸浮可動微結構間加上一層保護層,形成保護層的材質與形成犧牲層的材質具有高蝕刻選擇比。

本發明的又一目的是在提供一種微機電結構,可適用於光干涉式顯示單元結構之上,犧牲層及懸浮可動微結構可採用相同之材質。

本發明的再一目的是在提供一種微機電結構,可適用於光干涉式顯示單元結構之上,犧牲層及懸浮可動微結構可採用蝕刻選擇比不高的材質。

本發明的另又一目的是在提供一種微機電結構,可適用於光干涉式顯示單元結構之上,係以一保護層包覆懸浮可動微結構,形成保護層的材質與形成犧牲層的材質具有高蝕刻選擇比且可保護懸浮可動微結構避免空氣或水氣的侵害。

本發明的再又一目的是在提供一種微機電結構的製造方法,可適用於光干涉式顯示單元結構的製程之上,適用於製造前述之具保護層之微機電結構。

根據本發明之上述目的,在本發明一較佳實施例中係以一種光干涉式顯示單元結構為例,來說明本發明如何應用於微機電結構系統之上。一光干涉式顯示單元結構內具有第一電極及第二電極,兩電極間具有支撑物及犧牲層,其中第二電極係為一可動電極。在第二電極與犧牲層之間,具有一保護層。犧牲層和保護層所使用的材質具有高的蝕刻選擇比。犧牲層和第二電極所使用的材質則無特別的限制但形成第二電極的材質需為導體材質。

在以結構釋放蝕刻移除犧牲層的製程中,因為蝕刻電漿對犧牲層及保護層具有高的蝕刻選擇比,因此,僅有犧牲層會被移除。因此,犧牲層和第二電極所選用的材質將不受習知需為高蝕刻選擇比材質的限制。

在以結構釋放蝕刻移除犧牲層的製程中,因為蝕刻電漿對犧牲層及保護層具有高的蝕刻選擇比,因此,僅有犧

牲層會被移除。因此,犧牲層和第二電極所選用的材質將不受習知需為高蝕刻選擇比材質的限制。另外,保護層覆蓋第二電極而使第二電極不至暴露於空氣之中,而避免第二電極受到空氣中氧氣或水氣的侵害。

根據本發明所揭露的光干涉式顯示單元結構及其製造方法,位於第二電極與犧牲層間的保護層確實可以不需侷限於選擇具有高蝕刻比的材料,而覆蓋或包覆第二電極之保護層可更進一步保護第二電極以避免第二電極受到空氣中氧氣或水氣的侵害。

【實施方式】

為了讓本發明所提供之微機電結構及其製造方法更加清楚起見,現在於本發明數較佳實施例中以一種光干涉式顯示單元結構及其製造方法為例,來詳細說明如何運用本發明所揭露之結構釋放結構及其製造方法,並進一步由實施例之揭露來解釋本發明之優點。

實施例 1

第 4A 圖至第 4C 圖係繪示本發明較佳實施例的一種光干涉式顯示單元的製造方法。請先參照第 4A 圖,在一透明基材 401 上先依序形成第一電極 402 及犧牲層 406,其中,犧牲層 406 可以採用透明的材質,例如介電材質,或是不透明材質,例如金屬材質。以一微影蝕刻製程於第一

電極 402 及犧牲層 406 中形成開口 408,開口 408 係適用於形成支撑物於其內。

接著,在犧牲層 406 形成一材質層 410 並填滿開口 408。材質層 410 係適用於形成支撐物之用,一般可以使用感光材質,例如光阻,或是非感光的聚合物材質,例如聚酯或聚醯等等。若是使用非感光材質形成材質層,則需一微影蝕刻製程在材質層 410 上定義出支撐物。在本實施例中係以感光材質來形成材質層 410,故僅需以一微影製程圖案化材質層 410。在本實施例中適用於作為形成材質層 410的材料包括正光阻、負光阻、各種聚合物,例如,亞克力(Acrylic)樹酯、環氧樹酯等等。

請參照第 4B 圖,經由一微影製程圖案化材質層 410 而定義出支撐物 412,接著,再形成一材質層 414 於支撐物 412 及犧牲層 406 之上。接著,在材質層 414 上方形成一導體層 404。材質層 414 所選用的材質係和犧牲層 406 所選用的材質具有高蝕刻選擇比,當犧牲層 406 選用金屬材質時,材質層 414 則可選用介電材質,例如氧化矽、氮化矽,透明導電材質,例如銦錫氧化物(INDIUM TINOXIDE,ITO)、銦鋅氧化物(INDIUM ZINC OXIDE,IZO)、氧化銦(INDIUM OXIDE,IO)或高分子聚合物;當犧牲層406 選用矽材質,例如多晶矽或非晶矽時,材質層 414 則可選用金屬氧化矽或高分子聚合物。

請參照第 4C 圖,以一微影蝕刻製程蝕刻未為光阻層 (未繪示於圖上)所覆蓋之導體層 404 及材質層 414 而定 義出每一光干涉式顯示單元的第二電極 405,第二電極 405係為一可動電極。最後,以結構釋放蝕刻(Release Etch Process)移除犧牲層而形成腔室 416。材質層 414係為一保護層,當材質層 414的材質為導體材質時,亦可做為第二電極 405的導電部份。

經上述製程所製造的光干涉式顯示單元如第 4C 圖所示。一光干涉式顯示單元 400,可以作為一可變色畫素單元,至少包含一第一電極 402、一第二電極 405,其中,第一電極 402 與第二電極 405 約成平行排列。第一電極 402 及一第二電極 405 係選自於窄波帶 (Narrowband)鏡面、寬波帶 (Broadband)鏡面、非金屬鏡及金屬鏡或其組合所組成之族群。

第一電極 402 與第二電極 405 間係由支撐物 412 所支撐而形成一腔室 416。第二電極 405 包括導體層 404 及材質層 414。在習知光干涉式顯示單元結構中的腔室的長度即為犧牲層的厚度,並藉由一結構釋放蝕刻移除犧牲層而形成腔室 416。在本實施例中,第二電極 405 中的材質層 414 可以在結構釋放蝕刻製程中保護導體層 404 不受蝕刻劑的傷害,因此,在選擇形成犧牲層與第二電極的材質時,不需受限於一定要使用高蝕刻選擇比的材質,因此,在材料的選用上更為寬廣。

實施例 2

第 5 A 圖至第 5 D 圖係繪示本發明另一較佳實施例的一種光干涉式顯示單元的製造方法。請先參照第 5 A 圖,在一透明基材 501 上先依序形成第一電極 502 及犧牲層506,其中,犧牲層 506 可以採用透明的材質,例如介電材質,或是不透明材質,例如金屬材質。以一微影蝕刻製程於第一電極 502 及犧牲層 506 中形成開口 508,開口 508係適用於形成支撐物於其內。

接著,在犧牲層 506 形成一材質層 510 並填滿開口 508。材質層 510 係適用於形成支撐物之用,一般可以使用感光材質,例如光阻,或是非感光的聚合物材質,例如聚酯或聚醯等等。若是使用非感光材質形成材質層,則需一微影蝕刻製程在材質層 510 上定義出支撐物。在本實施例中係以感光材質來形成材質層 510,故僅需以一微影製程圖案化材質層 510。在本實施例中適用於作為形成材質層 510的材料包括正光阻、負光阻、各種聚合物,例如,亞克力(Acrylic)樹酯、環氧樹酯等等。

請參照第 5B 圖,經由一微影製程圖案化材質層 510 而定義出支撐物 512,接著,再形成一材質層 514 於支撐物 512 及犧牲層 506 之上。接著,在材質層 514 上方形成一導體層 504。材質層 514 所選用的材質係和犧牲層 506 所選用的材質具有高蝕刻選擇比,當犧牲層 506 選用金屬材質時,材質層 514 則可選用介電材質,例如氧化矽、氮化矽或氮氧化矽、透明導電材質,例如銦錫氧化物(INDIUM TIN OXIDE, ITO)、銦鋅氧化物(INDIUM ZINC OXIDE,

IZO)、氧化铟(INDIUM OXIDE, IO)或高分子聚合物,例如石蠟(Paraffin)或可運用蒸氣塗佈的高分子材質;當犧牲層 506 選用矽材質,例如多晶矽或非晶矽時,材質層 514 則可選用金屬氧化物或高分子聚合物。

請參照第 5C 圖,以一微影蝕刻製程蝕刻未為光阻層(未繪示於圖上)所覆蓋之導體層 504 及材質層 514 而定義出每一光干涉式顯示單元的第二電極 505,第二電極 505 係為一可動電極。接著,形成一材質層 518 覆蓋第二電極 504。形成材質層 518 的材質係選自於矽材質、介電材質、透明導電材質、高分子聚合物或金屬氧化物,其中矽材質可以為多晶矽或非晶矽,例如氧化矽、氮化矽或氮氧化矽,透明導電材質可以為錮錫氧化物(INDIUM TIN OXIDE, ITO)、錮鋅氧化物(INDIUM ZINC OXIDE, IZO)或氧化铟(INDIUM OXIDE, IO),高分子聚合物可以為石蠟或可運用蒸氣塗佈的高分子材質。材質層 514 及 518 係為一保護層,當材質層 514 及 518 的材質為導體材質時,亦可做為第二電極 505 的導電部份。

請參照第 5D 圖,以一微影蝕刻製程圖案化材質層518,移除位於支撐物 512 上之部分材質層 518,其目的在於後續結構釋放蝕刻製程時,蝕刻劑可藉由此些開口對如第 5C 圖所示之犧牲層 506 進行側向蝕刻。最後,以結構釋放蝕刻(Release Etch Process)移除犧牲層而形成腔室 516。

經上述製程所製造的光干涉式顯示單元如第 5C 圖所

示。一光干涉式顯示單元 500,可以作為一可變色畫素單元,至少包含一第一電極 502、一第二電極 505,其中,第一電極 502 與第二電極 505 約成平行排列。第一電極 502 及一第二電極 505 係選自於窄波帶 (Narrowband)鏡面、寬波帶 (Broadband)鏡面、非金屬鏡及金屬鏡或其組合所組成之族群。

第一電極 502 與第二電極 504 間係由支撐物 512 所支撐而形成一腔室 516。第二電極 505 包括導體層 504、材質層 514 及材質層 518,其中導體層 504 為材質層 514 及材質層 518 所包覆。在習知光干涉式顯示單元結構中的腔室的長度即為犧牲層的厚度,並藉由一結構釋放蝕刻移除徵量層 504 上、下方的材質層 518 及 514 可以在結構釋放蝕刻製程中保護導體層 504 不受蝕刻劑的傷害,因此,在選擇形成犧牲層與第二電極的材質時,不需受限於一定要使用高蝕刻選擇比的材質,因此,在材料的選用上更為寬廣。除此之外,材質層 514 及 518 更可保護導體層 504 不受到空氣中氧氣和水氣氧化侵蝕。

實施例 3

第 6 A 圖 至 第 6 D 圖 係 繪 示 本 發 明 另 一 較 佳 實 施 例 的 一 種 光 干 涉 式 顯 示 單 元 的 製 造 方 法 。 請 先 參 照 第 6 A 圖 , 在 一 透 明 基 材 6 0 1 上 先 依 序 形 成 第 一 電 極 6 0 2 及 犧 牲 層

606,其中,犧牲曆 606 可以採用透明的材質,例如介電材質,或是不透明材質,例如金屬材質。以一微影蝕刻製程於第一電極 602 及犧牲曆 606 中形成開口 608,開口 608 係適用於形成支撑物於其內。

接著,在犧牲層 606 形成一材質層 610 並填滿開口608。材質層 610 係適用於形成支撑物之用,一般可以使用感光材質,例如光阻,或是非感光的聚合物材質,例如聚酯或聚醯等等。若是使用非感光材質形成材質層,則需一微影蝕刻製程在材質層 610 上定義出支撐物。在本實施例中係以感光材質來形成材質層 610,故僅需以一微影製程圖案化材質層 610。在本實施例中適用於作為形成材質層 610的材料包括正光阻、負光阻、各種聚合物,例如,亞克力(Acrylic)樹酯、環氧樹酯等等。

請參照第 6B 圖,經由一微影製程圖案化材質層 610 而定義出支撑物 612,接著,再形成一材質層 614 於支撐物 612 及犧牲層 606 之上。接著,在材質層 614 上方依序形成一導體層 604 及材質層 616。材質層 614 及材質層 616 所選用的材質係和犧牲層 606 所選用的材質具有高蝕刻選擇比,當犧牲層 606 選用金屬材質時,材質層 614 及材質層 616 則可選用介電材質,例如氧化矽、氮化矽或氮氧化矽、透明導電材質,例如氧化物(INDIUM TIN OXIDE, ITO)、细鋅氧化物(INDIUM ZINC OXIDE, IZO)、氧化铟(INDIUM OXIDE, IO)或高分子聚合物,例如石蠟(Paraffin)或可運用蒸氣塗佈的高分子材質;當犧牲層

606 選用矽材質,例如多晶矽或非晶矽時,材質層 614 及材質層 616 則可選用金屬氧化物或高分子聚合物。

請參照第 6C 圖,以一微影做刻製程蝕刻未為光阻層(未繪示於圖上)所覆蓋之材質層 616、導體層 604 及材質層 614 而定義出每一光干涉式顯示單元的第二電極 605,第二電極 605 係為一可動電極。接著,形成一材質層 618 覆蓋材質層 614、616 及導體層 604。形成材質層 618 的材質係選自於矽材質、介電材質、透明導電材質、高分子聚合物或金屬氧化物,其中矽材質可以為多晶矽或非晶矽,例如氧化矽、氮化矽或氮氧化矽,透明導電材質可以為銦錫氧化物(INDIUM TIN OXIDE, ITO)、銦鋅氧化物(INDIUM ZINC OXIDE, IZO)或氧化銦(INDIUM OXIDE, IO),高分子聚合物可以為石蠟或可運用蒸氣塗佈的高分子材質。

請參照第 6D 圖,以一自動對準蝕刻製程蝕刻材質層 618,而在第二電極 604 的側壁上形成間隙壁 618a 並暴露出位於材質層 614 下方之犧牲層 606。最後,以結構釋放蝕刻(Release Etch Process)移除犧牲層 而形成腔室 620。材質層 614、材質層 616 及間隙壁 618a 係為一保護層,當材質層 614、材質層 616 及間隙壁 618a 的材質為 導體材質時,亦可做為第二電極 605 的導電部份。

經上述製程所製造的光干涉式顯示單元如第 6C 圖所示。一光干涉式顯示單元 600,可以作為一可變色畫素單元,至少包含一第一電極 602、一第二電極 605,其中,

第一電極 602 與第二電極 605 約成平行排列。第一電極 602 及一第二電極 605 係選自於窄波帶 (Narrowband)鏡面、寬波帶 (Broadband)鏡面、非金屬鏡及金屬鏡或其組合所組成之族群。

第一電極 602 與第二電極 605 間係由支撐物 612 所支撐而形成一腔室 620。第二電極 605 包括導體層 604、材質層 614、材質層 616 及間隙壁 618a,其中導體層 604為材質層 614、材質層 616 及間隙壁 618a 所包覆。在習知光干涉式顯示單元結構中的腔室的長度即為犧牲層的厚度,並藉由一結構釋放蝕刻移除犧牲層而形成槍是 616。在本實施例中,導體層極 604 上、下方及側壁的材質層 618及 614 及間隙壁 618a 可以在結構釋放蝕刻製程中保護第二電極 605 的導體層 604 不受蝕刻劑的傷害,因此,在建程形成犧牲層與第二電極的材質時,不需受限於一定要使用高蝕刻選擇比的材質,因此,在材料的選用上更為寬廣。除此之外,材質層 614 及 618 及間隙壁 618a 更可保護導體層 604 不受到空氣中氧氣和水氣氧化侵蝕。

實施例三中所揭露的光干涉式顯示單元的製造方法具有另一優點,亦即僅需要一道光罩即可完成第二電極的製程,節省一道光罩製程不緊可以增加產出速度而且可以降低成本。

本發明所揭露用於保護懸浮可動微結構的材質層的厚度當視需求而定,並無一定的限制。在兩實施例中用於保護懸浮可動電極的材質層的厚度亦無限制,需視光干涉式

顯示單元的大小而定。一般而言,在本發明實施例中所運用的材質層的厚度約介於數埃至 2000 埃之間,較佳係介於約 200 埃至 1000 埃之間。

雖然本發明已以光干涉式顯示單元為例,以兩較佳實施例揭露如上,然其並非用以限定本發明,本發明所揭露之微機電結構及其製造方法當可應用於各種微機電結構系統之上,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

第 1 圖係繪示習知顯示單元的剖面示意圖;

第2圖係繪示習知顯示單元加上電壓後的剖面示意圖;

第 3A 圖至第 3B 圖係繪示習知顯示單元的製造方法;第 4A 圖至第 4C 圖係為繪示本發明第一較佳實施例的一種光干涉式顯示單元結構的製造方法;

第 5 A 圖 至 第 5 D 圖 係 為 繪 示 本 發 明 第 二 較 佳 實 施 例 的 一 種 光 干 涉 式 顯 示 單 元 結 構 的 製 造 方 法 ; 以 及

第 6 A 圖 至 第 6 D 圖 係 為 繪 示 本 發 明 第 三 較 佳 實 施 例 的 一 種 光 干 涉 式 顯 示 單 元 結 構 的 製 造 方 法。

【元件代表符號簡單說明】

100、400、500、600: 光干涉式顯示單元

102、104: 牆

106、412、512、612: 支撐物

108、116、416、516、602: 腔室

109、401、501、601: 透明基材

110、402、502、602: 第一電極

114、405、505、605: 第二電極

404、504、604: 導體層

111、406、506、606: 犠牲層

112、408、508、608: 開口

410、414、510、514、518、614、616、618: 材質

層

間 隙 壁 : 618a

D、d: 長度

拾、申請專利範圍

- 1. 一種微機電結構,適用於光干涉式顯示單元之上,該結構至少包含:
 - 一第一電極;
 - 一第二電極,該第二電極包括:
 - 一第一材質層;以及
 - 一導體層,位於該第一材質層之上,並與該第一電極約成平行排列;以及
- 一支撐物, 位於該第一電極與該第一材質層間形成一 腔室;

其中,當以一結構釋放蝕刻製程以移除位於該第一電極與該第一材質層間之一犧牲層以形成該腔室時,該第一材質層可保護該第二電極免於蝕刻劑之侵蝕。

- 3. 如申請專利範圍第 1 項所述之微機電結構,其中更包括一第二材質層覆蓋該第二電極。
- 4. 如申請專利範圍第 1 項所述之微機電結構,其中更包括:
 - 一第二材質層位於該第二電極之上;以及

- 一間隙壁位於該第二電極及該第一材質層之側壁。
- 5. 如申請專利範圍第 1 項所述之微機電結構,其中該第一材質層的材質係選自於矽材質、介電材質、透明導電材質、高分子聚合物及金屬氧化物所組成之族群。
- 6. 如申請專利範圍第 3 項所述之微機電結構,其中該 第二材質層的材質係選自於矽材質、介電材質、透明導電 材質、高分子聚合物及金屬氧化物所組成之族群。
- 7. 如申請專利範圍第 4 項所述之微機電結構,其中該 間隙壁的材質係選自於矽材質、介電材質、透明導電材質、 高分子聚合物及金屬氧化物所組成之族群。
- 8. 如申請專利範圍第 5 項、第 6 項或第 7 項所述之微機電結構,其中該矽材質可以為多晶矽或非晶矽。
- 9. 如申請專利範圍第 5 項、第 6 項或第 7 項所述之微機電結構,其中該介電材質可以為氧化矽、氮化矽或氮氧化矽。
- 10. 如申請專利範圍第 5 項、第 6 項或第 7 項所述之微機電結構,其中該透明導電材質可以為銦錫氧化物、銦

辞氧化物或氧化銦。

- 11. 如申請專利範圍第 5 項、第 6 項或第 7 項所述之微機電結構,其中該高分子聚合物可以為石蠟或可運用蒸氣塗佈的高分子材質。
- 12. 如申請專利範圍第 1 項所述之微機電結構,其中該第一材質層的厚度約介於數埃至 2000 埃之間。
- 13. 如申請專利範圍第 1 項所述之微機電結構,其中該第一材質層的厚度較佳約介於 200 埃至 1000 埃之間。
- 14. 如申請專利範圍第 3 項所述之微機電結構,其中該第二材質層的厚度約介於數埃至 2000 埃之間。
 - 15. 如申請專利範圍第 3 項所述之微機電結構,其中該第二材質層的厚度較佳約介於 200 埃至 1000 埃之間。
 - 16. 如申請專利範圍第 1 項所述之微機電結構,其中形成該支撑物的材質包括正光阻、負光阻、亞克力、樹酯、環氧樹酯。
 - 17. 如申請專利範圍第 1 項所述之微機電結構,其中

形成該導體層的材質可以為金屬。

- 18. 一種微機電結構,適用於光干涉式顯示單元之上,該結構至少包含:
 - 一第一電極;
 - 一第二電極,並與該第一電極約成平行排列;
 - 一材質層包覆該第二電極;以及
 - 一支撐物,位於該第一電極與該材質層間形成一腔室;

其中,當以一結構釋放蝕刻製程以移除位於該第一電極與該材質層間之一犧牲層以形成該腔室時,該材質層可保護該第二電極免於蝕刻劑之侵蝕。

- 19. 如申請專利範圍第 18 項所述之微機電結構,其中該犧牲層的材質可以為介電材質、金屬材質或矽材質。
- 20. 如申請專利範圍第 18 項所述之微機電結構,其中該材質層的材質係選自於矽材質、介電材質、透明導電材質、高分子聚合物、金屬氧化物及其任意組合所組成之族群。
- 21. 如申請專利範圍第 20 項所述之微機電結構,其中該矽材質可以為多晶矽或非晶矽。

- 22. 如申請專利範圍第 20 項所述之微機電結構,其中該介電材質可以為氧化矽、氮化矽或氮氧化矽。
- 23. 如申請專利範圍第 20 項所述之微機電結構,其中該透明導電材質可以為銦錫氧化物、銦鋅氧化物或氧化銦。
- 24. 如申請專利範圍第 20 項所述之微機電結構,其中該高分子聚合物可以為石蠟或可運用蒸氣塗佈的高分子材質。
- 25. 如申請專利範圍第 18 項所述之微機電結構,其中該材質層的厚度約介於數埃至 2000 埃之間。
- 26. 如申請專利範圍第 18 項所述之微機電結構,其中該材質層的厚度較佳約介於 200 埃至 1000 埃之間。
- 27. 如申請專利範圍第 18 項所述之微機電結構,其中形成該支撑物的材質包括正光阻、負光阻、亞克力、樹酯、環氧樹酯。
- 28. 如申請專利範圍第 1 項或第 18 項所述之微機電結構,其中該第二電極係為一可動電極。

29. 一種光干涉式顯示單元的製造方法,適用於一基材之上,該方法至少包含:

形成一第一電極於該基材之上;

形成一犧牲層於該第一電極之上;

形成至少二開口於犧牲層及該第一電極之內並定義出該光干涉式顯示單元之位置;

形成一支撑物於該開口之內;

形成一第一材質層於該犧牲層及該支撐物之上;

形成一導體層於該第一材質層上;

定義該導體層及該第一材質層以形成一第二電極;以及

以一結構釋放蝕刻製程移除該犧牲層。

30. 如申請專利範圍第29項所述之光干涉式顯示單元的製造方法,在定義該導體層及該第一材質層之後更包括:

形成一第二材質層覆蓋該第二電極; 以及

移除部分該第二材質層以暴露出位於其下方之犧牲 層。

31. 如申請專利範圍第29項所述之光干涉式顯示單元的製造方法,其中形成該犧牲層的材質可以為介電材質、 金屬材質或矽材質。

- 32. 如申請專利範圍第29項所述之光干涉式顯示單元的製造方法,其中形成該第一材質層的材質係選自於矽材質、介電材質、透明導電材質、高分子聚合物、金屬氧化物及其任意組合所組成之族群。
- 33. 如申請專利範圍第30項所述之光干涉式顯示單元的製造方法,其中形成該第二材質層的材質係選自於矽材質、介電材質、透明導電材質、高分子聚合物、金屬氧化物及其任意組合所組成之族群。
- 34. 如申請專利範圍第 32 項或第 33 項所述之光干涉 式顯示單元的製造方法,其中形成該矽材質可以為多晶矽 或非晶矽。
- 35. 如申請專利範圍第 32 項或第 33 項所述之光干涉式顯示單元的製造方法,其中形成該介電材質可以為氧化矽、氮化矽或氮氧化矽。
- 36. 如申請專利範圍第 32 項或第 33 項所述之光干涉 式顯示單元的製造方法,其中形成該透明導電材質可以為 銦錫氧化物、銦鋅氧化物或氧化銦。
 - 37. 如申請專利範圍第 32 項或第 33 項所述之光干涉

式顯示單元的製造方法,其中形成該高分子聚合物可以為石蠟或可運用蒸氣塗佈的高分子材質。

- 38. 如申請專利範圍第29項所述之光干涉式顯示單元的製造方法,其中該第一該材質層的厚度約介於數埃至2000埃之間。
- 39. 如申請專利範圍第29項所述之光干涉式顯示單元的製造方法,其中該第一材質層的厚度較佳約介於200埃至1000埃之間。
- 40. 如申請專利範圍第30項所述之光干涉式顯示單元的製造方法,其中該第二該材質層的厚度約介於數埃至2000埃之間。
- 41. 如申請專利範圍第 30項所述之光干涉式顯示單元的製造方法,其中該第二材質層的厚度較佳約介於 200 埃至 1000 埃之間。
- 42. 一種光干涉式顯示單元的製造方法,適用於一基材之上,該方法至少包含:

形成一第一電極於該基材之上;

形成一犧牲層於該第一電極之上;

形成至少二開口於犧牲層及該第一電極之內並定義出該光干涉式顯示單元之位置;

形成一支撑物於該開口之內;

形成一第一材質層於該犧牲層及該支撐物之上;

形成一導體層於該第一材質層上;

形成一第二材質層於該導體層之上;

定義該第二材質、該導體層及該第一材質層以形成一第二電極;以及

以一結構釋放蝕刻製程移除該犧牲層。

43. 如申請專利範圍第42項所述之光干涉式顯示單元的製造方法,在定義該第二材質、該導體層及該第一材質層之後更包括:

形成一第三材質層覆蓋該第二電極;以及


以一自動對準蝕刻製程蝕刻該第三材質層而於該第二電極之側壁形成一間隙壁。


- 44. 如申請專利範圍第 42項所述之光干涉式顯示單元的製造方法,其中形成該犧牲層的材質可以為介電材質、 金屬材質或矽材質。
- 45. 如申請專利範圍第42項所述之光干涉式顯示單元的製造方法,其中形成該第一材質層及該第二材質層的材


質係選自於矽材質、介電材質、透明導電材質、高分子聚合物、金屬氧化物及其任意組合所組成之族群。

- 46. 如申請專利範圍第 43 項所述之光干涉式顯示單元的製造方法,其中形成該第二材質層的材質係選自於矽材質、介電材質、透明導電材質、高分子聚合物、金屬氧化物及其任意組合所組成之族群。
- 47. 如申請專利範圍第 45 項或第 46 項所述之光干涉 式顯示單元的製造方法,其中形成該矽材質可以為多晶矽 或非晶矽。
- 48. 如申請專利範圍第 45 項或第 46 項所述之光干涉 式顯示單元的製造方法,其中形成該介電材質可以為氧化 砂、氮化砂或氮氧化砂。
- 49. 如申請專利範圍第 45 項或第 46 項所述之光干涉式顯示單元的製造方法,其中形成該透明導電材質可以為 銦錫氧化物、銦鋅氧化物或氧化銦。
- 50. 如申請專利範圍第 45 項或第 46 項所述之光干涉 式顯示單元的製造方法,其中形成該高分子聚合物可以為 石蠟或可運用蒸氣塗佈的高分子材質。


- 51. 如申請專利範圍第 42項所述之光干涉式顯示單元的製造方法,其中該第一該材質層及該第二材質層的厚度約介於數埃至 2000 埃之間。
- 52. 如申請專利範圍第 42項所述之光干涉式顯示單元的製造方法,其中該第一材質層及該第二材質層的厚度較佳約介於 200 埃至 1000 埃之間。
- 53. 如申請專利範圍第 29 項或第 42 項所述之光干涉式顯示單元的製造方法,其中該第二電極係為一可動電極。
- 54. 如申請專利範圍第 29 項或第 42 項所述之光干涉 式顯示單元的製造方法,其中形成該支撑物的材質包括正 光阻、負光阻、亞克力、樹酯、環氧樹酯。







第 3A 圖



第 3B 圖

